

ترانسستور


«آرکیستراسور»

Very high Speed integrated circute
V Hardware Definition language

VHDL زبان توصیف سخت افزار

تمامی مراحل طراحی سخت افزار در یک محیط یکپارچه انجام می شود

سازماندهی کلی
Full custom
library (ASIC)
FPGA



a b cin sum Cout

$$Cout = ab + bcin + acin$$

$$sum = a \oplus b \oplus cin$$

0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Gate
FPGA → Array
Field programmable

نوع

DTL

RTL

TTL

Mosfet

Cmos

نوع P
نوع N

سازماندهی ترانزیستور

1- سرعت بالا


2- مصرف انرژی کم

3- قابلیت درجایریز

نوع n :
0 : قطع
1 : وصل
نوع p :
0 : وصل
1 : قطع

Subject

Date



پایه سازی AND با ترانزیستور

تایید بوی اول روی Full custom بود (پروژه)

FPGA میزبان است و می توانیم کار کنیم


Xilinx و سری های تولید IC

2-10 (معمولاً بسته)

Altera استفاده از هر دو نوع برای سیم کشی و منطق (معمولاً بسته) و می توانیم استفاده کنیم

Actel

Model Sim برای توصیف سخت افزار




Library استفاده از استاندارد IEEE و استاندارد صنعتی

use Package 74 std logic 1164

Entity می توانیم

Port (پورت های ورودی و خروجی)



سخت افزار می توانیم تغییر دهیم و می توانیم حفظ کنیم

انواع IC و تعاریف آن ها

لکه (تفاوت) بین میکروکنترلر و میکروپروسسور

داده ورودی و خروجی ها را در جدول زیر مشخص کنید و نتایج را در جدول زیر مشخص کنید (معمولاً)

داده ورودی 0 1
داده خروجی 0 1

این مدار یک مدار دیجیتال است که با استفاده از دروازه های منطقی ساخته شده است. در این مدار، دو ورودی a و b به یک دروازه منطقی AND و یک دروازه منطقی OR متصل شده اند. خروجی y_1 از دروازه AND و خروجی y_2 از دروازه OR به دست می آید.

Entity header-1 is

port

(a, b : in bit;
 y_1 : buffer bit;
 y_2 : out bit);

end


architecture a of header1.

begin

$y_1 \leftarrow a \text{ and } b;$

$y_2 \leftarrow y_1 \text{ or } b;$

end;



* inout : پورت های این نوع هم به عنوان ورودی و هم به عنوان خروجی استفاده می شوند (بسیار کم)

bus : bus-1 : out bit;

* سیگنال : به هر اتصالی که با یک سیگنال دیجیتال یا آنالوگ به عنوان ورودی یا خروجی استفاده می شود.

signal : نوع سیگنال : اسم سیگنال

مقاله مندرج در

Subject Date

Entity A is

port

(a, b : in bit ;
y₂ : out bit ;)

end ;

architecture a of A

→ signal d : bit ;


begin

d ← a and b ;

y₂ ← (a and b) or b

y₂ ← d or b ;

end ;



مثال ۱
برای طراحی VHDL سیزده برای مدار زیر که برای بررسی زوجیت و فردیت ورودی‌ها و خروجی P را می‌دهد. (بعضی‌ها می‌توانند بدون مدار)

a, b, S → ورودی

P → خروجی

Entity A is

port

(a, b, S : in bit ; -- input

P : out bit ;) -- output

end ;

architecture a of A

begin

P ← (a and Not(S)) or (b and S);

end ;

output signal

S	a	b	P
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

* برای نوشتن توصیفات در VHDL از (-) استفاده می‌شود.

* مثال: یک پورت ورودی ۴ بیتی را در نظر بگیرید:

۱. هر یک از ورودی‌ها را به صورت (-) بنویسید.

۲. هر یک از ورودی‌ها را به صورت (-) بنویسید.

۳. هر یک از ورودی‌ها را به صورت (-) بنویسید.

۴. هر یک از ورودی‌ها را به صورت (-) بنویسید.

* VHDL به صورت زیر در نظر گرفته می‌شود:

if ... else if ...

* هر یک از ورودی‌ها (-) به صورت (-) بنویسید.

→

Entity A is

port

(a, b : in bit_vector (3 downto 0) ;

S : in bit;

f : out bit_vector (3 downto 0) ;


end;

architecture a of A

begin

if (S = 0) then f <= a else f <= b;

end;



اگر S = 0، f برابر با a می‌شود.

اگر S = 1، f برابر با b می‌شود.

* اگر پورت ورودی ۴ بیتی را در نظر بگیرید:

b : in bit_vector (7 downto 0) ;

a : out bit_vector (3 downto 0) ;

به صورت زیر در نظر گرفته می‌شود:

b = 1100

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)

a(2) <= b(2)

a(1) <= b(3)

a(0) <= b(0)

a(3) <= b(1)


a(2) <= b(2)

Subject _____ Date _____

$f \leftarrow a \text{ and } b \text{ after } 5\text{ns};$
delay



دو ورودی a و b به یک دروازه AND می‌روند و خروجی آن به یک رجیستر با تاخیر 5 نانوساندها می‌رود و خروجی آن f است.



Entity A is

port (a, b : in bit_vector (3 downto 0);

f : out bit;

end;

architecture a of A

begin

if (a = b) then f <= '1' else f <= '0';

end;

اگر a و b برابر باشند خروجی 1 است، وگرنه 0 است.

Data Flow


Behavioral

Structural

ساختار داده‌ها

رفتار

ساختار



ساختار داده‌ها

```
library ieee;
```

```
use
```

```
Entity test1 is
```

```
port (a, b, c: in bit; f: out bit);
```

```
end test1;
```

Architecture DataFlow of
test1 is

```
signal S1, S2, S3: bit;
```

```
begin
```

```
S1 <= not b;
```

```
S2 <= a and S1;
```

```
S3 <= b and c;
```

```
f <= S2 and S3;
```

```
end;
```

Save → compile → design / loading design → view / signal → Edit / value
view / wave → Run

