Subject ..... Date .....

ترانزیستور

«آرزو شیخ سوار بخش»

VHDL زبان توصیف سخت افزار

very high Speed integrated circute
Hardware Definition language

طی مراحل مراحل، ست وسمت دهنی بهبودی مراحل.

سه روش طراحی ← full custom
← library (ASIC)
← FPGA



a	b	cin	sum	cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$Cout = ab + bcin + a c_{in}$

$sum = a \oplus b \oplus c_{in}$

FPGA → Gate Array
Field programable

سرعت ← DTL
RTL
TTL
Mosfet ← نوع P
Cmos ← نوع N

سرعت بالا
۲ حفظ داده
۳ مقاومت در برابر نویز

نوع P: ۱: قطع ۰: وصل
نوع n: ۰: قطع ۱: وصل

Scanned by CamScanner

Subject ..... Date .....

پیاده سازی AND با ترانزیستور



تا اینجا روش اول بود. full custom (پرهزینه)

FPGA ← میزان استفاده مجدد ← کم هزینه

۲- فاز (Program شده)

۳ شرکت های تولید IC Xilix

Altra

Actel

استفاده از زبان های توصیف سخت افزار ← Model Sim

نرم افزار توصیف سخت افزاری ←

شکل VHDL:



input → Port با سیگنال (S)

انواع داده های تعریف شده توسط کاربر

Library نام کتابخانه ieee ← کتابخانه ای که برنامه نویس میخواهد

use package نام ← std_logic_1164

Entity نام موجودیت is

Port (پورت های ورودی و خروجی)



سیگنال ← ترانزیستور ← تغییر ولتاژ ← ذخیره اطلاعات

انواع IC ← تجاری ← از سیلیکون می سازند.

نظامی ← به کیفیت بیشتری داشته باشد ← از سرامیک می سازند.

clips TM

Scanned by CamScanner

Subject ..... Date .....

bit: ورودی و یا خروجی هایی که فقط بایری هستند و تنها بیتی هستند یعنی یا صفر یا یک را میگیرند

ولتاژی ۰ ~ ۰.۷ ⟵ صفر

۵ ~ ۱ ⟵ یک

⟸ جایی استاد: مقداری ثابت در ابتدای کد را به صورت پیشفرض میدهد.

* در نوشتن کدهای VHDL ترتیب مهم نیست همچون C و مقادیر همزمان اجرا میشوند.

```
Entity hadder-1 is
  port
  ( a, b : in bit;
    y1 : buffer bit;
    y2 : out bit; )
end
architecture a of hadder1.
begin
  y1 <= a and b;
  y2 <= y1 or b;
end;
```



بافر ⟵ از پورت خروجی برای سیگنال نیز میتوان در مقابل استفاده کرد.

* inout: پورت هایی که هم به عنوان خروجی دهد هم به عنوان ورودی (باس ها)

مثل bus-1 : inout bit;

* سیگنال: به هر اتصال یا سیم داخلی هم سیگنال گفته میشود.

signal ⟵ اسم سیگنال ؛ نوع سیگنال

مثال صفحه بعد ⟸

Scanned by CamScanner

Subject ..... Date .....




```
Entity A is
port
( a,b : in bit;
  y2 : out bit;)
end;
architecture a of A
--> signal d: bit;
begin
d <= a and b;
y2 <= d or b;
end;
```

$y_2 \Leftarrow (a \text{ and } b) \text{ or } b$

مثال:

برنامه‌ای با VHDL بنویسید برای مداری که اگر S برابر صفر باشد خروجی f برابر a شود و اگر S برابر یک باشد خروجی f برابر b شود. (با مزین تشبیتی بدون d و d)

ورودی ← S و b و a

خروجی ← f

S	a	b	f
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

```
Entity A is
port
( a,b,S: in bit;      -- input
  f : out bit;)       -- output
end;
architecture a of A
begin
f <= (a and not(S)) or (b and S);  -- output signal
end;
```

* برای نوشتن توضیحات در VHDL از (-- --) استفاده می‌شود.

clips

Scanned by CamScanner

Subject ..... Date .....

* سایز نامگذاری پورت‌ها و سیگنال‌ها:
۱- می‌توانند از حروف، اعداد و (_) باشند.
۲- حتماً باید با حروف شروع شوند.
۳- حالت حساس نیست. VHDL
۴- حداکثر ۳۱ کاراکتر باشد.

* VHDL به حروف بزرگ و کوچک حساس نیست.
if ≡ If ≡ IF ≡ iF

* هر خط در VHDL با (;) تمام می‌شود.
سمیکالن

* در VHDL برای نوشتن یک عدد باینری:

Entity A is
port
(a,b : in bit_vector (3 downto 0) ;
S : in bit;
f : out bit_vector (3 downto 0) ;)
end;
architecture a of A
begin
if (S=0) then f<=a else f<=b;
end;



اگر S=0، f برابر می‌شود با a
" S=1، " " b

نوشتن به صورت وکتوری

* اگر پورت یا سیگنال بیش از یک بیت باشد، به صورت آرایه تعریف می‌شود.
b: inout bit_vector (7 downto 0) ; یعنی b یک ۸ بیتی
" " " (0 to 7);

بیت پرارزش‌ترین ← بیت سمت چپ
بیت کم‌ارزش‌ترین ← بیت سمت راست

a(2 downto 1) <= b(2 to 3)
a(2) <= b(2)
a(1) <= b(3)

a = b0 b1 b2 b3 ← f
a2 a1 a0 a3

b = 1100

Scanned by CamScanner

Subject ..... Date .....

f ⇐ a and b after 5ns;
delay

مثال: دو عدد a و b 3 بیتی را به هم مقایسه می‌کند اگر مساوی بودند خروجی f برابر یک و در غیر این صورت صفر شود.



c = 0 f = a

c = 1 f = اسپاس بایل

```
Entity A is
port (a,b : in bit_vector(3 downto 0);
      f : out bit;
      end;
architecture a of A
begin
if (a=b) then f<='1' else f<='0';
end;
```

اگر مقادیر a و b با هم برابر باشند f برابر "1" می‌شود و در غیر این صورت f برابر "0" می‌شود.

سه توصیف معماری:

1- معماری جریان داده — Data flow
2- معماری رفتاری — Behavioral
3- معماری ساختاری — Structural



برنامه صفحه بعد

Scanned by CamScanner

Subject ..... Date .....

```
library ieee;
use ...
Entity test1 is
port(a,b,c:inbit; f:outbit);
end test1;
Architecture DataFlow of
test1 is
signal S1,S2,S3 :bit;
begin
S1 <= not b;
S2 <= a and S1;
S3 <= b and c;
f <= S2 and S3;
end;
```

Save → compile → design / loading design → view / signal → Edit / wave
view / wave → Run



clips TM

Scanned by CamScanner